Ðþí  Mº   8  J\   (            ^  J$                                                                      ,Freescale i.MX8QM MEK            2fsl,imx8qm-mek fsl,imx8qm      aliases          =/bus@5b000000/mmc@5b010000           B/bus@5b000000/mmc@5b020000           G/bus@5b000000/mmc@5b030000           L/bus@5a000000/serial@5a060000            T/bus@5a000000/serial@5a070000            \/bus@5a000000/serial@5a080000            d/bus@5a000000/serial@5a090000         cpus                                 cpu@0            lcpu          2arm,cortex-a53           x                 |psci             Š  €          —   @         ©            ¶  €          Ã   @         Õ   €         â         cpu@1            lcpu          2arm,cortex-a53           x                |psci             Š  €          —   @         ©            ¶  €          Ã   @         Õ   €         â         cpu@2            lcpu          2arm,cortex-a53           x                |psci             Š  €          —   @         ©            ¶  €          Ã   @         Õ   €         â         cpu@3            lcpu          2arm,cortex-a53           x                |psci             Š  €          —   @         ©            ¶  €          Ã   @         Õ   €         â         l2-cache0            2cache            ó            Œ            ™   @         «            ÿ         l2-cache1            2cache            ó            Œ            ™   @         «            interrupt-controller@51a00000            2arm,gic-v3        P   x    Q              Q°             R               R             R                                     -      	                         ÿ         pmu          2arm,armv8-pmuv3         -               psci             2arm,psci-1.0             ƒsmc       timer            2arm,armv8-timer       0  -                                 
         system-controller            2fsl,imx-scu         8tx0 rx0 gip3          $  C                                 power-controller             2fsl,imx8qm-scu-pd fsl,scu-pd            J            ÿ         clock-controller             2fsl,imx8qm-clk fsl,scu-clk          ^            ÿ   	      pinctrl          2fsl,imx8qm-iomuxc      fec1grp       ¨  k   ¦          ¥          ô          ó          õ          ö          ÷          ø          ù          ú          û          ü          ý          þ                ÿ         lpuart0grp          k                             ÿ   
      usdhc1grp         „  k   Ñ      A   Ò       !   Ó       !   Ô       !   Õ       !   Ö       !   ×       !   Ø       !   Ù       !   Ú       !   Û       A         ÿ         usdhc2grp         T  k   Þ      A   ß       !   à       !   á       !   ã       !   ä       !   Ÿ       !         ÿ            rtc          2fsl,imx8qxp-sc-rtc           bus@58000000             2simple-bus                                   tX       X         clock-img-ipg            2fixed-clock         ^            {ëÂ         ‹img_ipg_clk          ÿ         jpegdec@58400000             xX@           0  -      5         6         7         8           ž                     ¥per ipg         ±                     ÁëÂ ëÂ       (  Ö          �     ‚     ƒ     „      %   2nxp,imx8qm-jpgdec nxp,imx8qxp-jpgdec          jpegenc@58450000             xXE           0  -      1         2         3         4           ž                     ¥per ipg         ±                     ÁëÂ ëÂ       (  Ö          …     †     ‡     ˆ      %   2nxp,imx8qm-jpgenc nxp,imx8qxp-jpgenc          clock-controller@585d0000            2fsl,imx8qxp-lpcg             xX]             ^           ž              ä             0  ‹img_jpeg_dec_lpcg_clk img_jpeg_dec_lpcg_ipg_clk         Ö              ÿ         clock-controller@585f0000            2fsl,imx8qxp-lpcg             xX_             ^           ž              ä             0  ‹img_jpeg_enc_lpcg_clk img_jpeg_enc_lpcg_ipg_clk         Ö              ÿ            bus@5a000000             2simple-bus                                   tZ       Z         clock-dma-ipg            2fixed-clock         ^            {'         ‹dma_ipg_clk          ÿ         serial@5a060000          xZ             -       á           ž                   	  ¥ipg baud            ±   	   9           ÁÄ´         Ö      9        òokay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            ùdefault            
      serial@5a070000          xZ             -       â           ž                   	  ¥ipg baud            ±   	   :           ÁÄ´         Ö      :      	  òdisabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          serial@5a080000          xZ             -       ã           ž                   	  ¥ipg baud            ±   	   ;           ÁÄ´         Ö      ;      	  òdisabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          serial@5a090000          xZ	             -       ä           ž                   	  ¥ipg baud            ±   	   <           ÁÄ´         Ö      <      	  òdisabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          clock-controller@5a460000            2fsl,imx8qxp-lpcg             xZF             ^           ž   	   9              ä             '  ‹uart0_lpcg_baud_clk uart0_lpcg_ipg_clk          Ö      9         ÿ         clock-controller@5a470000            2fsl,imx8qxp-lpcg             xZG             ^           ž   	   :              ä             '  ‹uart1_lpcg_baud_clk uart1_lpcg_ipg_clk          Ö      :         ÿ         clock-controller@5a480000            2fsl,imx8qxp-lpcg             xZH             ^           ž   	   ;              ä             '  ‹uart2_lpcg_baud_clk uart2_lpcg_ipg_clk          Ö      ;         ÿ         clock-controller@5a490000            2fsl,imx8qxp-lpcg             xZI             ^           ž   	   <              ä             '  ‹uart3_lpcg_baud_clk uart3_lpcg_ipg_clk          Ö      <         ÿ         i2c@5a800000             xZ€    @         -       Ü           ž                     ¥per ipg         ±   	   `           Án6         Ö      `      	  òdisabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a810000             xZ�    @         -       Ý           ž                     ¥per ipg         ±   	   a           Án6         Ö      a      	  òdisabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a820000             xZ‚    @         -       Þ           ž                     ¥per ipg         ±   	   b           Án6         Ö      b      	  òdisabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a830000             xZƒ    @         -       ß           ž                     ¥per ipg         ±   	   c           Án6         Ö      c      	  òdisabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        clock-controller@5ac00000            2fsl,imx8qxp-lpcg             xZÀ             ^           ž   	   `              ä                ‹i2c0_lpcg_clk i2c0_lpcg_ipg_clk         Ö      `         ÿ         clock-controller@5ac10000            2fsl,imx8qxp-lpcg             xZÁ             ^           ž   	   a              ä                ‹i2c1_lpcg_clk i2c1_lpcg_ipg_clk         Ö      a         ÿ         clock-controller@5ac20000            2fsl,imx8qxp-lpcg             xZÂ             ^           ž   	   b              ä                ‹i2c2_lpcg_clk i2c2_lpcg_ipg_clk         Ö      b         ÿ         clock-controller@5ac30000            2fsl,imx8qxp-lpcg             xZÃ             ^           ž   	   c              ä                ‹i2c3_lpcg_clk i2c3_lpcg_ipg_clk         Ö      c         ÿ         clock-controller@5a4a0000            2fsl,imx8qxp-lpcg             xZJ             ^           ž   	   =              ä             '  ‹uart4_lpcg_baud_clk uart4_lpcg_ipg_clk          Ö      =         bus@5b000000             2simple-bus                                   t[       [         clock-conn-axi           2fixed-clock         ^            {ÞCU        ‹conn_axi_clk             ÿ         clock-conn-ahb           2fixed-clock         ^            {	ï!ª        ‹conn_ahb_clk          clock-conn-ipg           2fixed-clock         ^            {÷�Õ        ‹conn_ipg_clk             ÿ         mmc@5b010000            -       è            x[             ž                           ¥ipg ahb per         Ö      ø        òokay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          ùdefault                                         !         )      mmc@5b020000            -       é            x[             ž                           ¥ipg ahb per         Ö      ù        7           L           òokay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          ùdefault                               \           h                 q                mmc@5b030000            -       ê            x[             ž                           ¥ipg ahb per         Ö      ú      	  òdisabled          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc        ethernet@5b040000            x[           0  -                                              ž                                 ¥ipg ahb enet_clk_ref ptp            ±   	   û      	   û           Áæ²€sY@        z           Œ           Ö      û        òokay             2fsl,imx8qm-fec fsl,imx6sx-fec           ùdefault                  	  žrgmii-id            §            ²   mdio                                 ethernet-phy@0           2ethernet-phy-ieee802.3-c22           x             ÿ         ethernet-phy@1           2ethernet-phy-ieee802.3-c22           x               ethernet@5b050000            x[           0  -                                             ž                                 ¥ipg ahb enet_clk_ref ptp            ±   	   ü      	   ü           Áæ²€sY@        z           Œ           Ö      ü      	  òdisabled             2fsl,imx8qm-fec fsl,imx6sx-fec         clock-controller@5b200000            2fsl,imx8qxp-lpcg             x[              ^           ž   	   ø                 ä                9  ‹sdhc0_lpcg_per_clk sdhc0_lpcg_ipg_clk sdhc0_lpcg_ahb_clk            Ö      ø         ÿ         clock-controller@5b210000            2fsl,imx8qxp-lpcg             x[!             ^           ž   	   ù                 ä                9  ‹sdhc1_lpcg_per_clk sdhc1_lpcg_ipg_clk sdhc1_lpcg_ahb_clk            Ö      ù         ÿ         clock-controller@5b220000            2fsl,imx8qxp-lpcg             x["             ^           ž   	   ú                 ä                9  ‹sdhc2_lpcg_per_clk sdhc2_lpcg_ipg_clk sdhc2_lpcg_ahb_clk            Ö      ú         ÿ         clock-controller@5b230000            2fsl,imx8qxp-lpcg             x[#             ^         0  ž   	   û      	   û         	   û                 ä                         …  ‹enet0_lpcg_timer_clk enet0_lpcg_txc_sampling_clk enet0_lpcg_ahb_clk enet0_lpcg_rgmii_txc_clk enet0_lpcg_ipg_clk enet0_lpcg_ipg_s_clk            Ö      û         ÿ         clock-controller@5b240000            2fsl,imx8qxp-lpcg             x[$             ^         0  ž   	   ü      	   ü         	   ü                 ä                         …  ‹enet1_lpcg_timer_clk enet1_lpcg_txc_sampling_clk enet1_lpcg_ahb_clk enet1_lpcg_rgmii_txc_clk enet1_lpcg_ipg_clk enet1_lpcg_ipg_s_clk            Ö      ü         ÿ            bus@5d000000             2simple-bus                                   t]       ]         clock-lsio-mem           2fixed-clock         ^            {ëÂ         ‹lsio_mem_clk          clock-lsio-bus           2fixed-clock         ^            {õá         ‹lsio_bus_clk             ÿ          gpio@5d080000            x]             -       ˆ            Ã        Ó                               Ö      Ç         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d090000            x]	             -       ‰            Ã        Ó                               Ö      È         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0a0000            x]
             -       Š            Ã        Ó                               Ö      É         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0b0000            x]             -       ‹            Ã        Ó                               Ö      Ê         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0c0000            x]             -       Œ            Ã        Ó                               Ö      Ë         2fsl,imx8qm-gpio fsl,imx35-gpio           ÿ   !      gpio@5d0d0000            x]             -       �            Ã        Ó                               Ö      Ì         2fsl,imx8qm-gpio fsl,imx35-gpio           ÿ         gpio@5d0e0000            x]             -       Ž            Ã        Ó                               Ö      Í         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0f0000            x]             -       �            Ã        Ó                               Ö      Î         2fsl,imx8qm-gpio fsl,imx35-gpio        mailbox@5d1b0000             x]             -       °           ß         	  òdisabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1c0000             x]             -       ±           ß         ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu          ÿ         mailbox@5d1d0000             x]             -       ²           ß         	  òdisabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1e0000             x]             -       ³           ß         	  òdisabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1f0000             x]             -       ´           ß         	  òdisabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d200000             x]              -       ¸           ß           Ö      Ú      	  òdisabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d210000             x]!             -       ¹           ß           Ö      Û      	  òdisabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d280000             x](             -       À           ß           Ö      â         2fsl,imx8qm-mu fsl,imx6sx-mu       clock-controller@5d400000            2fsl,imx8qxp-lpcg             x]@             ^         4  ž   	   ¿      	   ¿      	   ¿          	   ¿           ä                      h  ‹pwm0_lpcg_ipg_clk pwm0_lpcg_ipg_hf_clk pwm0_lpcg_ipg_s_clk pwm0_lpcg_ipg_slv_clk pwm0_lpcg_ipg_mstr_clk         Ö      ¿      clock-controller@5d410000            2fsl,imx8qxp-lpcg             x]A             ^         4  ž   	   À      	   À      	   À          	   À           ä                      h  ‹pwm1_lpcg_ipg_clk pwm1_lpcg_ipg_hf_clk pwm1_lpcg_ipg_s_clk pwm1_lpcg_ipg_slv_clk pwm1_lpcg_ipg_mstr_clk         Ö      À      clock-controller@5d420000            2fsl,imx8qxp-lpcg             x]B             ^         4  ž   	   Á      	   Á      	   Á          	   Á           ä                      h  ‹pwm2_lpcg_ipg_clk pwm2_lpcg_ipg_hf_clk pwm2_lpcg_ipg_s_clk pwm2_lpcg_ipg_slv_clk pwm2_lpcg_ipg_mstr_clk         Ö      Á      clock-controller@5d430000            2fsl,imx8qxp-lpcg             x]C             ^         4  ž   	   Â      	   Â      	   Â          	   Â           ä                      h  ‹pwm3_lpcg_ipg_clk pwm3_lpcg_ipg_hf_clk pwm3_lpcg_ipg_s_clk pwm3_lpcg_ipg_slv_clk pwm3_lpcg_ipg_mstr_clk         Ö      Â      clock-controller@5d440000            2fsl,imx8qxp-lpcg             x]D             ^         4  ž   	   Ã      	   Ã      	   Ã          	   Ã           ä                      h  ‹pwm4_lpcg_ipg_clk pwm4_lpcg_ipg_hf_clk pwm4_lpcg_ipg_s_clk pwm4_lpcg_ipg_slv_clk pwm4_lpcg_ipg_mstr_clk         Ö      Ã      clock-controller@5d450000            2fsl,imx8qxp-lpcg             x]E             ^         4  ž   	   Ä      	   Ä      	   Ä          	   Ä           ä                      h  ‹pwm5_lpcg_ipg_clk pwm5_lpcg_ipg_hf_clk pwm5_lpcg_ipg_s_clk pwm5_lpcg_ipg_slv_clk pwm5_lpcg_ipg_mstr_clk         Ö      Ä      clock-controller@5d460000            2fsl,imx8qxp-lpcg             x]F             ^         4  ž   	   Å      	   Å      	   Å          	   Å           ä                      h  ‹pwm6_lpcg_ipg_clk pwm6_lpcg_ipg_hf_clk pwm6_lpcg_ipg_s_clk pwm6_lpcg_ipg_slv_clk pwm6_lpcg_ipg_mstr_clk         Ö      Å      clock-controller@5d470000            2fsl,imx8qxp-lpcg             x]G             ^         4  ž   	   Æ      	   Æ      	   Æ          	   Æ           ä                      h  ‹pwm7_lpcg_ipg_clk pwm7_lpcg_ipg_hf_clk pwm7_lpcg_ipg_s_clk pwm7_lpcg_ipg_slv_clk pwm7_lpcg_ipg_mstr_clk         Ö      Æ         chosen          ë/bus@5a000000/serial@5a060000         memory@80000000          lmemory           x    €       @         usdhc2-vmmc          2regulator-fixed       	  ÷SD1_SPWR             -ÆÀ         -ÆÀ        6   !                ;        N  À         ÿ            	interrupt-parent #address-cells #size-cells model compatible mmc0 mmc1 mmc2 serial0 serial1 serial2 serial3 device_type reg enable-method i-cache-size i-cache-line-size i-cache-sets d-cache-size d-cache-line-size d-cache-sets next-level-cache cache-level phandle #interrupt-cells interrupt-controller interrupts mbox-names mboxes #power-domain-cells #clock-cells fsl,pins ranges clock-frequency clock-output-names clocks clock-names assigned-clocks assigned-clock-rates power-domains clock-indices status pinctrl-names pinctrl-0 bus-width no-sd no-sdio non-removable fsl,tuning-start-tap fsl,tuning-step vmmc-supply cd-gpios wp-gpios fsl,num-tx-queues fsl,num-rx-queues phy-mode phy-handle fsl,magic-packet gpio-controller #gpio-cells #mbox-cells stdout-path regulator-name regulator-min-microvolt regulator-max-microvolt gpio enable-active-high off-on-delay-us 